Cyclone II Family, 1.2V FPGA, 182 I/O Pins, 2 PLLs, 256-Pin FBGA, Speed Grade 6, Commercial Grade, Pb-Free. Imported from the CERN KiCad library (CERN-OHL-P-2.0, (c) CERN); passed PartReel quality gates. Verified-2D part: upstream ships no 3D models.
Verified-2D part (no 3D model upstream)
IO,_(ASDO) C3 IO,_(nCSO) F4 IO,_LVDS15p_(CRC_ERROR) C1 IO,_LVDS15n_(CLKUSR) C2 IO,_LVDS14p D5 IO,_LVDS14n E5 IO,_LVDS13p F5 IO,_LVDS12p,_DQ0L0/DQ1L0 D3 IO,_LVDS12n,_DQ0L1/DQ1L1 D4 IO,_VREFB1N0 F3 IO,_LVDS11p D2 IO,_LVDS11n,_DQ0L2/DQ1L2 D1 IO,_LVDS10p,_DQ0L3/DQ1L3 E3 IO,_LVDS10n,_DQ0L4/DQ1L4 E4 IO G4 IO,_LVDS9p J6 IO,_LVDS9n H6 IO,_LVDS8p,_(DPCLK0/DQS0L)/(DPCLK0/DQS0L) E1 IO,_LVDS8n,_DQ0L5/DQ1L5 E2 IO,_LVDS7p,_(DPCLK1/DQS1L)/(DPCLK1/DQS1L) K2 IO,_LVDS7n,_DQ0L6/DQ1L6 K1 IO,_LVDS6p,_DQ0L7/DQ1L7 K4 IO,_LVDS6n,__/DQ1L8 K5 IO,_LVDS5p,_DM0L/(DM1L0/BWS#1L0) L1 IO,_LVDS5n,_DQ1L0/DQ1L9 L2 IO,_VREFB1N1 J4 IO,_LVDS4p M1 IO,_LVDS4n,_DQ1L1/DQ1L10 M2 IO,_LVDS3p,_DQ1L2/DQ1L11 M3 IO,_LVDS3n L3 IO,_LVDS2p,_DQ1L3/DQ1L12 N1 IO,_LVDS2n,_DQ1L4/DQ1L13 N2 IO,_LVDS1p,_DQ1L5/DQ1L14 P1 IO,_LVDS1n,_DQ1L6/DQ1L15 P2 IO,_LVDS0p,_DQ1L7/DQ1L16 N3 IO,_LVDS0n,_DQ1L8/DQ1L17 N4 IO,_(DM1L/BWS#1L)/(DM1L1/BWS#1L1) P3 IO,_PLL1_OUTp L4 IO,_PLL1_OUTn M4 A IO,_LVDS37n B14 IO,_LVDS37p,_DQ0T0/DQ1T0 A14 IO,_LVDS36n,_DQ0T1/DQ1T1 C13 IO,_LVDS36p,_DQ0T2/DQ1T2 C12 IO,_LVDS35n,_DQ0T3/DQ1T3 B13 IO,_LVDS35p,_DQ0T4/DQ1T4 A13 IO,_LVDS34n,_DQ0T5/DQ1T5 B12 IO,_LVDS34p,_(DPCLK8/DQS0T)/(DPCLK8/DQS0T) A12 IO,_VREFB2N0 C11 IO,_LVDS33n,_DQ0T6/DQ1T6 B11 IO,_LVDS33p,_DQ0T7/DQ1T7 A11 IO,_LVDS32n G10 IO,_LVDS32p G11 IO,_LVDS31n,__/DQ1T8 B10 IO,_LVDS31p A10 IO,_LVDS30n F10 IO,_LVDS30p F9 IO D9 IO,_LVDS29n,_DM0T/(DM1T0/BWS#1T0) D11 IO,_LVDS29p D10 IO,_LVDS28n A9 IO,_LVDS28p B9 IO,_LVDS27n A8 IO,_LVDS27p B8 IO,_LVDS26n,_DQ1T0/DQ1T9 A7 IO,_LVDS26p B7 IO,_LVDS25n F7 IO,_LVDS25p F8 IO,_VREFB2N1 D8 IO,_LVDS23n,_DQ1T1/DQ1T10 B6 IO,_LVDS23p A6 IO,_LVDS22n G6 IO,_LVDS22p G7 IO,_DQ1T2/DQ1T11 D7 IO,_LVDS21n,_DQ1T3/DQ1T12 D6 IO,_LVDS21p,_DQ1T4/DQ1T13 C6 IO,_LVDS20n C5 IO,_LVDS20p,_DQ1T5/DQ1T14 C4 IO,_LVDS19n,_DQ1T6/DQ1T15 B5 IO,_LVDS19p,_(DPCLK10/DQS1T)/(DPCLK10/DQS1T) A5 IO,_LVDS18n,_DQ1T7/DQ1T16 B4 IO,_LVDS18p,_DQ1T8/DQ1T17 A4 IO,_LVDS17p,_(DM1T/BWS#1T)/(DM1T1/BWS#1T1) A3 IO,_LVDS17n_(DEV_CLRn) B3 IO,_LVDS16p E6 IO,_LVDS16n F6 B IO,_LVDS56n N12 IO,_LVDS56p M12 IO,_LVDS55n L12 IO,_LVDS55p K13 IO,_LVDS54n_(INIT_DONE) N13 IO,_LVDS54p_(nCEO) N14 IO,_LVDS53n,_(DM1R/BWS#1R)/(DM1R1/BWS#1R1) P15 IO,_LVDS53p,_DQ1R8/DQ1R17 P16 IO,_LVDS52n,_DQ1R7/DQ1R16 N15 IO,_LVDS52p,_DQ1R6/DQ1R15 N16 IO,_DQ1R5/DQ1R14 P14 IO,_VREFB3N1 M14 IO,_LVDS50n,_DQ1R4/DQ1R13 M15 IO,_LVDS50p M16 IO L14 IO,_LVDS49n,_DQ1R3/DQ1R12 L15 IO,_LVDS49p,_DQ1R2/DQ1R11 L16 IO,_LVDS48n,_DQ1R1/DQ1R10 K16 IO,_LVDS48p,_(DPCLK6/DQS1R)/(DPCLK6/DQS1R) K15 IO,_LVDS47n,_DQ1R0/DQ1R9 H12 IO,_LVDS47p,_(DPCLK7/DQS0R)/(DPCLK7/DQS0R) J12 IO,_LVDS46n,_DM0R/(DM1R0/BWS#1R0) G16 IO,_LVDS46p,__/DQ1R8 G15 IO,_LVDS45n,_DQ0R7/DQ1R7 F15 IO,_LVDS45p,_DQ0R6/DQ1R6 F16 IO,_LVDS44n J11 IO,_LVDS44p H11 IO,_LVDS43n,_DQ0R5/DQ1R5 G12 IO,_LVDS43p,_DQ0R4/DQ1R4 G13 IO,_LVDS42n,_DQ0R3/DQ1R3 E13 IO,_LVDS42p,_DQ0R2/DQ1R2 F13 IO,_VREFB3N0 H13 IO,_LVDS41n D15 IO,_LVDS41p D16 IO,_LVDS40n,_DQ0R1/DQ1R1 E15 IO,_LVDS40p,_DQ0R0/DQ1R0 E16 IO F14 IO,_LVDS39n C15 IO,_LVDS39p C16 IO,_LVDS38n C14 IO,_LVDS38p D13 IO,_PLL2_OUTp E14 IO,_PLL2_OUTn D14 C IO,_LVDS77n_(DEV_OE) R3 IO,_LVDS77p,_(DM1B/BWS#1B)/(DM1B1/BWS#1B1) T3 IO,_LVDS76p,_DQ1B8/DQ1B17 P5 IO,_LVDS76n,_DQ1B7/DQ1B16 P4 IO,_LVDS75p,_DQ1B6/DQ1B15 T4 IO,_LVDS75n,_DQ1B5/DQ1B14 R4 IO,_LVDS74p,_(DPCLK2/DQS1B)/(DPCLK2/DQS1B) T5 IO,_LVDS74n,_DQ1B4/DQ1B13 R5 IO N7 IO,_LVDS73p K7 IO,_LVDS73n K6 IO,_LVDS72p T6 IO,_LVDS72n R6 IO,_LVDS71p,_DQ1B3/DQ1B12 P6 IO,_LVDS71n,_DQ1B2/DQ1B11 N6 IO,_VREFB4N1 N8 IO,_LVDS70p,_DQ1B1/DQ1B10 T7 IO,_LVDS70n,_DQ1B0/DQ1B9 R7 IO,_LVDS69p L7 IO,_LVDS69n L8 IO,_LVDS68p T8 IO,_LVDS68n,__/(DM1B0/BWS#1B0) R8 IO,_LVDS67p T9 IO,_LVDS67n R9 IO,_LVDS66p N9 IO,_LVDS66n N10 IO,_LVDS65p T11 IO,_LVDS65n,_DM0B/DQ1B8 R11 IO P11 IO,_LVDS64p L9 IO,_LVDS64n L10 IO,_LVDS63p R10 IO,_LVDS63n,_DQ0B7/DQ1B7 T10 IO,_LVDS62p K11 IO,_LVDS62n K10 IO,_VREFB4N0 N11 IO,_LVDS61p,_DQ0B6/DQ1B6 P12 IO,_LVDS61n,_DQ0B5/DQ1B5 P13 IO,_LVDS60p,_(DPCLK4/DQS0B)/(DPCLK4/DQS0B) T12 IO,_LVDS60n,_DQ0B4/DQ1B4 R12 IO,_LVDS59p,_DQ0B3/DQ1B3 T13 IO,_LVDS59n,_DQ0B2/DQ1B2 R13 IO,_LVDS58p,_DQ0B1/DQ1B1 T14 IO,_LVDS58n,_DQ0B0/DQ1B0 R14 IO,_LVDS57p M11 IO,_LVDS57n L11 D TDI H5 TDO G2 TCK F2 TMS G1 DATA0 F1 MSEL0 J13 MSEL1 K12 nCE G5 DCLK H4 CONF_DONE L13 nCONFIG J5 nSTATUS M13 E VCCIO1 B1 VCCIO1 G3 VCCIO1 K3 VCCIO1 R1 VCCIO2 A2 VCCIO2 A15 VCCIO2 C7 VCCIO2 C10 VCCIO2 E7 VCCIO2 E10 VCCIO3 B16 VCCIO3 G14 VCCIO3 K14 VCCIO3 R16 VCCIO4 M7 VCCIO4 M10 VCCIO4 P7 VCCIO4 P10 VCCIO4 T2 VCCIO4 T15 VCCINT G9 VCCINT H7 VCCINT H10 VCCINT J7 VCCINT J10 VCCINT K8 F GND G8 GND H8 GND H9 GND J8 GND J9 GND K9 GND A1 GND A16 GND B2 GND B15 GND C8 GND C9 GND E8 GND E9 GND H3 GND H14 GND J3 GND J14 GND M8 GND M9 GND P8 GND P9 GND R2 GND R15 GND T1 GND T16 G VCCA_PLL1 M5 VCCD_PLL1 L6 VCCA_PLL2 E12 VCCD_PLL2 F11 GNDA_PLL1 M6 GND_PLL1 N5 GND_PLL1 L5 GNDA_PLL2 E11 GND_PLL2 D12 GND_PLL2 F12 H CLK7,_LVDSCLK3n_INPUT J16 CLK6,_LVDSCLK3p_INPUT J15 CLK5,_LVDSCLK2n_INPUT H15 CLK4,_LVDSCLK2p_INPUT H16 CLK3,_LVDSCLK1n_INPUT J1 CLK2,_LVDSCLK1p_INPUT J2 CLK1,_LVDSCLK0n_INPUT H1 CLK0,_LVDSCLK0p_INPUT H2 I